開發(fā)及功能驗(yàn)證
開發(fā)及功能驗(yàn)證
通過測試設(shè)備,按照新產(chǎn)品規(guī)格要求,編寫測試向量,可抽檢、批量性、幫客戶開發(fā)測試。在特定工作條件(即器件正常使用環(huán)境,通常為常溫),器件正常工作的狀態(tài)下,進(jìn)行各種必要的邏輯或信號狀態(tài)測試。此測試依據(jù)原廠規(guī)格書以及行業(yè)標(biāo)準(zhǔn)或規(guī)范,設(shè)計(jì)可行性測試向量或?qū)S脺y試電路,對檢測樣片施加相應(yīng)的信號源輸入,通過外圍電路的調(diào)節(jié)控制、信號放大或轉(zhuǎn)換匹配等特定條件,分析信號的邏輯關(guān)系及輸出波形的變化狀態(tài),檢測器件的功能特性。
驗(yàn)證的重要性
· 根據(jù)摩爾定律,集成在一塊芯片上的晶體管數(shù)量每隔18個月將會翻一番,盡管目前摩爾定律的適用性逐漸放緩,但這芯片上龐大的晶體管數(shù)量的功能測試將變得越發(fā)的復(fù)雜,這就需要投入大量的人員用于驗(yàn)證。
· 芯片從市場需求到開發(fā)再到流片所投入的資金逐層增加。若在芯片流片前未能發(fā)現(xiàn)功能性錯誤,而在流片過程中或者在用戶端手中發(fā)現(xiàn)bug,工廠將會耗費(fèi)大量人力和財(cái)力來投入到修復(fù)bug中。若能在流片前,最好在驗(yàn)證時發(fā)現(xiàn)大量的錯誤,一方面將會大大減輕后端修復(fù)錯誤的壓力,另一方面將為工廠節(jié)省大量的資源浪費(fèi)。
· 芯片的漏洞率從設(shè)計(jì)到驗(yàn)證再到后端最后到流片的波形類似于開口向下的拋物線。漏洞率在設(shè)計(jì)及驗(yàn)證時達(dá)到最高,越往后漏洞越難被發(fā)掘。
· 芯片上市的窗口逐漸縮短,導(dǎo)致開發(fā)的周期要求逐漸縮短,逐漸縮短的時間窗口下,設(shè)計(jì)出功能完善及安全的芯片,這對芯片的驗(yàn)證工程師而言是一個挑戰(zhàn)。
驗(yàn)證人員主要工作
· 在設(shè)計(jì)人員用編程語言實(shí)現(xiàn)設(shè)計(jì)后,驗(yàn)證人員負(fù)責(zé)搭建驗(yàn)證環(huán)境,檢查設(shè)計(jì)。主要檢查的方面:
a.設(shè)計(jì)的模塊是否按照spec中的功能描述那樣去執(zhí)行。
b.檢查代碼有無漏洞或者邊界問題。
c.設(shè)計(jì)的代碼是否能穩(wěn)定處理一些錯誤情況。
· 芯片驗(yàn)證的任務(wù)及目標(biāo):
a.任務(wù)主要分為:系統(tǒng)級,子系統(tǒng)級及模塊級。
b.驗(yàn)證的目標(biāo):要實(shí)現(xiàn)按時,保質(zhì)低耗。
驗(yàn)證周期
· 創(chuàng)建驗(yàn)證計(jì)劃(根據(jù)功能描述文檔中的接口信息,結(jié)構(gòu)信息,交互信息等,針對一個驗(yàn)證模塊來制定驗(yàn)證計(jì)劃、驗(yàn)證工具、驗(yàn)證資源、提取驗(yàn)證點(diǎn)、驗(yàn)證策略等)。
· 開發(fā)驗(yàn)證環(huán)境(根據(jù)驗(yàn)證計(jì)劃,來開發(fā)所需的激勵產(chǎn)生器、驅(qū)動器、比較器等)。
· 環(huán)境的調(diào)試(檢查開發(fā)的驗(yàn)證環(huán)境、測試序列、參考模型、硬件設(shè)計(jì)本身是否存在問題)。
· 回歸測試(檢查測試用例并更新,修補(bǔ)漏洞)。
· 芯片生產(chǎn)(在驗(yàn)證結(jié)束后交由芯片生產(chǎn)商進(jìn)行生產(chǎn))。
· 硅后系統(tǒng)測試(芯片返回后,系統(tǒng)測試人員依照系統(tǒng)的集成順序從底層模塊開始測試,在測試之前,需要將芯片同測試開發(fā)板相結(jié)合,或?qū)⑿酒踩氲酱_發(fā)的系統(tǒng)上,在測試過程中硅前人員與硅后人員要保持聯(lián)系)
· 逃逸分析